http://dx.doi.org/10.15222/TKEA2018.4.03

УДК 004.315

Ефективність порозрядної конвеєризаціїї обчислень
у FPGA-компонентах систем критичного застосування

Нікул В. В., Дрозд О. В., Дрозд Ю. В., Озеранський В. С.
(російською мовою)

Ключові слова: система критичного застосування, прихована несправність, цифровий компонент, матрична структура, порозрядний конвеєр, FPGA-проектування.

Використання комп'ютерних систем як систем критичного застосування для забезпечення функціональної безпеки об'єктів підвищеного ризику підняло їх в розвитку ресурсів на рівень диверсифікації, а цифрові компоненти, що традиційно проектуються на основі матричних структур, залишилися на нижньому рівні реплікації. Ця невідповідність породила проблему прихованих несправностей, які можуть накопичуватися в компонентах у нормальному режимі та знижувати їх відмовостійкість і безпеку в аварійному режимі. Порозрядні конвеєри, що відносяться до рівня диверсифікації, дозволяють вирішити цю проблему, але змушені конкурувати з матричними структурами, під які створено потужну інфраструктуру, що їх підтримує.
В роботі проведено порівняльний аналіз ефективності порозрядних конвеєрних і матричних помножувачів, спроектованих на FPGA. Проведені дослідження показали, що порозрядні конвеєри демонструють високу ефективність, що перевершує матричні рішення і в продуктивності, і в енергоспоживанні навіть при проектуванні на САПР матричної орієнтації. Оскільки ця орієнтація знижує переваги порозрядних конвеєрів, для підвищення їхньої ефективності запропоновано метод, який забезпечує додаткове поліпшення цих характеристик і при цьому робить певну поступку матричній орієнтації САПР, що є актуальним в перехідний період — до подолання традицій матричного домінування і становлення порозрядної конвеєризації обчислень.

Одеський національний політехнічний університет.

Опис статті для цитування: Никул В. В., Дрозд А. В., Дрозд Ю. В., Озеранский В. С. Эффективность поразрядной конвейеризации вычислений в FPGA-компонентах систем критического применения. Технология и конструирование в электронной аппаратуре, 2018, № 4, с. 3-13. http://dx.doi.org/10.15222/TKEA2018.4.03

Cite the article as:: Nikul V. V., Drozd A. V., Drozd J. V., Ozeransky V. S. Efficiency of the computation bitwise pipelining in FPGA-based components of safety-related systems. Tekhnologiya i Konstruirovanie v Elektronnoi Apparature, 2018, no. 4, pp. 3-13. http://dx.doi.org/10.15222/TKEA2018.4.03