Ефективність порозрядної конвеєризаціїї обчислень у FPGA-компонентах систем критичного застосування

Анотація

Використання комп'ютерних систем як систем критичного застосування для забезпечення функціональної безпеки об'єктів підвищеного ризику підняло їх в розвитку ресурсів на рівень диверсифікації, а цифрові компоненти, що традиційно проектуються на основі матричних структур, залишилися на нижньому рівні реплікації. Ця невідповідність породила проблему прихованих несправностей, які можуть накопичуватися в компонентах у нормальному режимі та знижувати їх відмовостійкість і безпеку в аварійному режимі. Порозрядні конвеєри, що відносяться до рівня диверсифікації, дозволяють вирішити цю проблему, але змушені конкурувати з матричними структурами, під які створено потужну інфраструктуру, що їх підтримує.
В роботі проведено порівняльний аналіз ефективності порозрядних конвеєрних і матричних помножувачів, спроектованих на FPGA. Проведені дослідження показали, що порозрядні конвеєри демонструють високу ефективність, що перевершує матричні рішення і в продуктивності, і в енергоспоживанні навіть при проектуванні на САПР матричної орієнтації. Оскільки ця орієнтація знижує переваги порозрядних конвеєрів, для підвищення їхньої ефективності запропоновано метод, який забезпечує додаткове поліпшення цих характеристик і при цьому робить певну поступку матричній орієнтації САПР, що є актуальним в перехідний період — до подолання традицій матричного домінування і становлення порозрядної конвеєризації обчислень.