Контролепридатність схем в FPGA-проектах за ознакою розсіюваної потужності

Анотація

Розглядаються питання контролепридатності схем FPGA-проектів. Аналізується логічна контролепридатність та її різновиди: структурна і структурно-функціональна. Відзначаються особливості систем критичного застосування, функціонування яких поділяється на два режими — нормаль¬ний та аварійний, в яких на входи цифрових схем компонентів подаються різні вхідні дані, що обумовлює розширення структурно-функціональної контролепридатності до дворежимної. Відмічається створення проблеми виявлення прихованих несправностей, які можуть накопичуватися в нормальному режимі та проявлятися в аварійному. Відзначаються особливості контролепридатності схем в FPGA проектах і її переваги, важливі для критичних додатків. Аналізуються обмеження логічної контролепридатності схем, а також можливість і доцільність розширення традиційно використовуваної логічної форми до контролепридатності за ознакою енергоспоживання. Визначається контролепридатність схем в FPGA- проектах за енергоспоживанням та ії різновиди: нижня та верхня. Нижня контролепридатність важли¬ва для виявлення несправностей, що призводять до зниження енергоспоживання, наприклад в ланцюгах загальних сигналів, таких як скидання або синхронізація. Верхня важлива для виявлення несправностей, що підвищують рівень енергоспоживання, наприклад короткі замикання. Визначаються можливості оцінки контролепридатності за енергоспоживанням FPGA-проектів за показниками розсіюваної або споживаної потужності та вказується доцільність розвитку верхньої контролепридатності за розсіюваною потужністю. Зазначаються особливості моніторингу розсіюваної потужності для FPGA- проектів. Пропонується аналітична оцінка придатності схем для діагностування несправностей, що підвищують розсіювану потужність, таких як коротке замикання, і організація моніторингу її переви¬щення. Проводяться експерименти в САПР Quartus Prime Lite по оцінці верхньої контролепридатності за розсіюваною потужністю масштабованих схем регістрів зсуву, що реалізовані в FPGA-проектах на базі вбудованого IP-Core, та користувацького VHDL-опису. Наводяться результати експериментів, що оцінюють залежність рівня контролепридатності від площі, що займає схема на кристалі FPGA.